행렬곱을 이용한 HLS 최적화 실험 2번째로, Array Partition에 대해서 실험을 해보려고 한다. Array Partition은 단일 메모리를 분할하여 다수의 메모리 포트를 사용가능하게 함으로써 메모리 접근의 성능을 향상시켜 전체 행렬곱의 성능을 향상시키는데 목적이 있다. void matmul_3(hls::stream &in_A, hls::stream &out_C) { #pragma HLS INTERFACE mode=axis register_mode=both port=in_A register #pragma HLS INTERFACE mode=axis register_mode=both port=out_C register #pragma HLS INTERFACE mode=ap_ctrl_none port..
행렬곱 - Xilinx HLS 실험 다음은 가장 simple한 행렬곱 버전인 matmul_1이다. 현재 MATSIZE 값은 8이다. void matmul_1(hls::stream &in_A, hls::stream &out_C) { #pragma HLS INTERFACE mode=axis register_mode=both port=in_A register #pragma HLS INTERFACE mode=axis register_mode=both port=out_C register #pragma HLS INTERFACE mode=ap_ctrl_none port=return Mat_Dtype input_A[MATSIZE][MATSIZE]; Mat_Dtype input_B[MATSIZE][MATSIZE]; Ma..
